

实验七 基于薄膜晶体管的 LED 驱动电路及反相器电路设计与制造

任课教师：柴智敏、赵乾

课时：3 课时/次×4 次=12 课时

实验地点：李兆基科技大楼 BD223 等

时间：第 9-16 周每周二第二大节

1. 实验目的

- (1) 了解薄膜晶体管（TFT）工作原理、性能特点、常见的微纳加工技术及应用领域；
- (2) 了解和掌握光刻掩模版加工工艺的整体流程，理解并掌握基于激光直写的无掩膜光刻工艺与湿法刻蚀工艺；
- (3) 了解光刻工艺、薄膜沉积工艺、剥离工艺等微纳加工工艺制造微纳结构的原理及工艺流程；
- (4) 了解和掌握 LED 驱动电路及反相器逻辑电路设计，掌握 TFT 电学特性测试方法，进行电路制造与电学测试实验。

2. 实验原理

本次实验涵盖了微纳制造中从掩模版制作到器件制备及测试的全过程，核心原理包括以下三个方面：

I. 无掩膜光刻与湿法刻蚀原理（掩模版加工）：

实验首先采用激光直写技术进行掩模版加工。该技术利用计算机控制的高精度激光束（波长 405nm），直接在涂有光刻胶的铬版上进行扫描曝光，无需物理掩模即可将设计版图转移至光刻胶层。随后利用湿法刻蚀工艺，以硝酸铈铵刻蚀液去除暴露区域的铬金属层。湿法刻蚀具有各向同性特点，需严格控制时间以防止侧向钻蚀，最终获得高精度的光刻掩模版。

II. 光刻与剥离工艺原理（器件微纳加工）：

器件图形化主要采用剥离工艺（Lift-off）。与传统的减材刻蚀不同，剥离工艺是一种“加法”技术。其核心是利用光刻胶作为牺牲层，通过控制光刻工艺（特别是负性光刻胶的使用）在光刻胶侧壁形成“倒梯形”或“底切”结构。随后进行金属薄膜沉积，由于底切结构的存在，沉积在光刻胶顶部的

薄膜与基底上的薄膜在边缘处断开。最后在丙酮中溶解光刻胶，使多余金属膜脱落，仅保留基底上的电极图形。

III. 薄膜晶体管（TFT）工作原理：

TFT 是一种三端场效应器件，由源极、漏极、栅极及半导体沟道组成。其工作本质是利用栅极电压 V_G 产生的电场效应，调控半导体沟道内的载流子浓度（场效应积累），从而控制器件在“开”态（低阻）与“关”态（高阻）之间切换。通过测量转移特性曲线 $I_{DS} - V_{GS}$ 和输出特性曲线 $I_{DS} - V_{DS}$ ，可以提取迁移率、阈值电压等关键参数，评估其作为电子开关的性能。

3. 实验步骤

本次实验共分为三个阶段完成，具体流程如下：

I. 光刻掩模版的设计与加工（第 1 次实验）：

- 使用 L-Edit 软件绘制 LED 驱动电路及反相器电路版图，并导出 GDSII 数据。将预涂光刻胶的铬版置于激光直写机（Heidelberg DWL66+）上，选用 10mm 读写头进行图形曝光。
- 显影后，将掩模版浸入铬刻蚀液中约 1 分 30 秒，去除暴露的铬层，最后使用丙酮去除剩余光刻胶，完成掩模版制备。

II. 光刻图形化与半导体层制备（第 2 次实验）：

- 半导体层制备：利用表面能诱导定向组装工艺，在亲疏水图案化的基底上沉积氧化铟（InOx）半导体沟道。
- 电极层光刻：采用负性光刻胶（NR9-3000PY）进行源/漏电极的光刻。工艺包括：旋涂光刻胶（3000rpm）、前烘、接触式对准曝光、后烘（关键步骤，引发交联反应）及显影。重点在于控制显影时间以确保形成适合剥离的倒角形貌。

III. 薄膜沉积、剥离与电学测试（第 3 次实验）：

- 薄膜沉积：将光刻后的样品置于热蒸镀设备（或磁控溅射台）中，在背底真空优于 $5 \times 10^{-4} Pa$ 的环境下，沉积厚度约 55nm 的铝（Al）金属薄膜作为源漏电极。
- 剥离：将样品浸没于丙酮中超声处理，去除光刻胶及多余金属，完成电极图形化。随后贴装 LED 与电阻构建完整电路。

- 测试： 使用半导体参数分析仪（Keysight B1500A）测试 TFT 的转移/输出特性，并对反相器及 LED 电路进行静态与动态性能测试。

4. 实验结果与分析

I. 第一次实验：光刻掩模版的设计与加工

本次实验成功利用激光直写技术与湿法刻蚀工艺制备了用于后续 TFT 制造的铬（Cr）掩模版。

- i. 激光直写精度分析：实验选用 10mm 读写头与 405nm 波长激光进行无掩模曝光。选择 10mm 读写头是因为其能提供 $2\mu\text{m}$ 的最小线宽分辨率，这恰好满足本次 TFT 电路设计中微米级特征尺寸（如沟道长度）的精度需求，同时相比更高倍率镜头具有更大的视场和更快的写入速度，保证了加工效率。
- ii. 湿法刻蚀各向同性控制：在图形转移阶段，使用硝酸铈铵刻蚀液对铬层进行腐蚀，时间控制在 1 分 30 秒。结果显示，该时间既保证了透光区铬层的完全去除，又有效控制了湿法刻蚀固有的侧向钻蚀现象。光学显微镜检查显示，掩模版图形边缘清晰，关键尺寸偏差在允许范围内，符合后续接触式光刻的使用要求。

II. 第二次实验：光刻工艺与微纳结构图形化

本阶段重点完成了半导体沟道层的制备以及源/漏电极图形的光刻。

- i. 光刻胶的选择与剥离工艺适配：为了适配后续的剥离（Lift-off）工艺，实验在电极制作环节选用了负性光刻胶（NR9-3000PY）。与正胶不同，负胶在曝光和显影后更容易形成“倒梯形”的侧壁剖面。
- 结果分析： 这种上宽下窄的结构利用了后续沉积过程中的阴影效应，使得沉积在光刻胶顶部的金属膜与沉积在衬底上的金属膜在边缘处发生物理断裂。实验结果表明，该工艺有效避免了剥离过程中常见的边缘毛刺或金属膜撕裂问题，确保

了电极图形的完整性。

- 套刻对准：在制备第二层源/漏电极图案时，利用掩模版上的对准标记与第一层半导体沟道进行了精确套刻，确保了沟道与电极的有效接触。

III. 第三次实验：薄膜沉积、剥离与器件电学性能测试在完成 55nm 厚铝 (Al) 电极的热蒸镀与丙酮剥离后，利用半导体参数分析仪对制备的氧化铟 (InOx) TFT 及其功能电路进行了系统测试。

i. 单个 TFT 器件电学特性分析通过测试器件的转移特性曲线

$I_{DS} - V_{GS}$ ，并基于饱和区电流公式 $I_{DS} = \frac{W}{2L} \mu C_{ox} (V_G - V_{th})^2$ 提取了关键参数：

- 场效应迁移率 μ_{sat} ：对饱和区 $V_{DS} = 30V$ 的 $\sqrt{I_{DS}} - V_{GS}$ 曲线进行线性拟合，提取斜率 $k \approx 1.079 \times 10^{-6} A^{1/2}/V$ 。结合器件宽长比 $W/L = 10$ 及栅介质电容 $C_{ox} \approx 11.5 nF/cm^2$ ，计算得到： $\mu_{sat} \approx 18.77 cm^2/(V \cdot s)$ 。该迁移率数值显示出溶液法制备的氧化铟半导体层具有优异的载流子输运性能。
- 阈值电压 (V_{th})：线性外推得到 $V_{th} \approx 10.0 V$ 。这表明器件为典型的增强晶体管，即在零栅压下处于关断状态，有利于降低电路的静态功耗。
- 亚阈值摆幅 (SS)：计算得到 $SS \approx 0.42 V/dec$ ，表明器件具有较快的开关状态切换能力。

IV. 功能电路工作情况分析

i. LED 驱动电路：动态测试结果显示，TFT 能够有效驱动负载

LED。在开启状态下，驱动电流 I_S 高达 $930 \mu A$ ，足以点亮 LED；在关断状态下，漏电流仅为 $24 pA$ 。高达 10^7 量级的开关比保证了 LED 在“亮/灭”状态间具有极高的对比度。

ii. 反相器逻辑电路：

- 静态特性：在 $V_{dd} = 10V$ 下，反相器的电压传输特性曲线 (VTC) 显示，当输入电压 V_{in} 超过阈值后，输出电压 V_{out}

能够从高电平（10V）迅速翻转至低电平（接近 0V），实现了完整的逻辑反相功能。

- 动态特性：在 $\pm 30V$ 的方波输入驱动下，输出波形与输入波形呈现完美的相位反转，且响应波形规整，无明显延迟或畸变，验证了该 NMOS 负载反相器具备良好的动态逻辑运算能力与稳定性。

思考题：

(1) 薄膜晶体管（TFT）和 MOS 场效应晶体管的区别和联系是什么？

联系：

- 工作原理一致：两者本质上都是场效应晶体管（FET）。它们都具有源极（Source）、漏极（Drain）和栅极（Gate）三端结构，且工作机制相同：即利用栅极电压在绝缘层下方产生电场，通过场效应（电荷积累或耗尽）来调控半导体沟道的导电能力，从而实现对漏源电流的开关控制。
- 功能相同：两者在电路中均作为电子开关或信号放大器使用。

区别：

- 衬底与制造工艺：
 - MOSFET（金属-氧化物-半导体场效应晶体管）通常建立在单晶硅衬底（Bulk Si）上，是利用衬底表面的反型层导电。其工艺温度高（ $>1000^{\circ}\text{C}$ ），主要用于高性能集成电路（如 CPU、存储器）。
 - TFT（薄膜晶体管）是在绝缘衬底（如玻璃、塑料、柔性基底）上，通过沉积一层半导体薄膜（如非晶硅 a-Si、多晶硅 poly-Si 或金属氧化物）来形成沟道。其工艺温度相对较低，适合大面积制造（如显示面板）。
- 材料结晶度与性能：
 - MOSFET 使用单晶硅，载流子迁移率极高，性能卓越。
 - TFT 的沟道材料通常是非晶或多晶态，晶界和缺陷导致其迁移率通常低于 MOSFET。
- 器件工作模式：传统 MOSFET 常工作在反型模式，而大多数氧化物

TFT（如本实验制备的器件）主要工作在多子积累模式。

(2) 通过薄膜沉积工艺制备源漏电极时，为什么沉积铝，而不是其它金属？请各位同学查阅文献并作回答。

在制备基于氧化铟（InOx）等 n 型氧化物半导体的 TFT 时，选择铝（Al）作为电极材料而非金（Au）或铂（Pt），主要基于能带理论的欧姆接触匹配以及工艺兼容性考量。

I. 功函数匹配实现欧姆接触 (Ohmic Contact)

- 理论依据：根据半导体物理理论（参考文献：S.M. Sze, Physics of Semiconductor Devices），要实现 n 型半导体与金属的良好欧姆接触，金属的功函数（Work Function, Φ_m ）应当小于或接近半导体的电子亲和势（Electron Affinity, χ_s ），或者是费米能级。
- 分析：氧化铟(InOx)是典型的 n 型半导体。
 - 铝 (Al) 的功函数约为 $4.0 \sim 4.2 \text{ eV}$ 。
 - 金 (Au) 的功函数约为 5.1 eV 。由于 Φ_{Al} 较低，铝的费米能级高于或接近 n 型氧化物的导带底，电子容易从金属注入半导体，形成低阻抗的欧姆接触，有利于获得较大的开态电流和理想的线性输出特性。反之，如果使用金，由于其高功函数，会在界面处形成显著的肖特基势垒（Schottky Barrier），导致接触电阻极大，严重抑制器件的电流传输能力。

II. 界面粘附

铝是一种活性较强的金属，极易在氧化物表面（包括 SiO_2 衬底和 InOx 有源层）发生微弱的氧化反应，形成极薄的界面键合层。这使得铝电极在玻璃或氧化硅基底上具有极佳的附着力，不易在剥离工艺中脱落。相比之下，金是惰性金属，与氧化物基底粘附性极差，通常需要先沉积一层铬（Cr）或钛（Ti）作为粘附层，这会增加工艺复杂度。

III. 工艺成本与易用性

铝的熔点较低（ 660°C ），非常适合本实验采用的热蒸工艺。其蒸发温度适中，不易损伤光刻胶图形，且材料成本远低于贵金属。查阅《Thin Film Transistor Technologies》及相关氧化物半导体文献可知，低功函数金是 n 型氧化物 TFT 源漏电极的首选，以消除势垒并确保高迁移率表现。

(3) 能否用 n 型 TFT 设计更多类型的基本逻辑电路，比如“与门”、“或门”、“循环振荡器”等？

可以。虽然本实验制备的氧化物 TFT 是单一的 n 型器件，但我们依然可以利用 NMOS 逻辑的设计思路来构建复杂的数字电路。所有的逻辑门都可以通过驱动管网络和负载器件来构建。在纯 n 型工艺中，我们可以使用一个常开的 TFT（或电阻）作为负，用串联或并联的 TFT 作为驱动。

- 与门 (AND) / 与非门 (NAND)：将两个 n 型 TFT 串联作为驱动部分。当两个输入同时为高电平时，通路导通，输出下拉为低电平（实现 NAND）；再级联一个反相器即可得到 AND 门。
- 或门 (OR) / 或非门 (NOR)：将两个 n 型 TFT 并联作为驱动部分。只要任一输入为高，通路导通，输出下拉为低电平（实现 NOR）；再级联一个反相器即可得到 OR 门。
- 环形振荡器：将奇数个（如 3 个、5 个）反相器首尾串联形成闭环。由于每个反相器都有延迟，且总反相次数为奇数，电路无法稳定在静态电平，从而产生自激振荡，输出方波。这是验证 TFT 动态响应速度和频率特性的标准电路。

5. 总结

通过本次《基于薄膜晶体管的 LED 驱动电路及反相器电路设计与制造》实验课程，我系统性地掌握了微纳制造从版图设计、器件加工到电学测试的完整全流程，获得了宝贵的工程实践经验。实验打破了以往对微纳加工零散知识点的认知，让我亲手经历了从利用激光直写与湿法刻蚀制备光刻掩模版，到利用表面能诱导定向组装制备半导体沟道，再到利用负胶光刻与剥工艺完成电极图形化的闭环过程。这种“设计-制造-测试”的一体化训练，不仅让我熟练掌握了光刻机、热蒸镀台及半导体参数分析仪等关键设备的操作，更让我深刻理解了不同工艺步骤（如减材的刻蚀与加材的剥离）之间的逻辑关系与适用场景，真正实现了从理论知识到工程能力的跨越。

在具体的实操过程中，我深刻体会到了微纳制造对工艺参数敏感性的极高

实验七：基于薄膜晶体管的 LED 驱动电路及反相器电路设计与制造

姓名：杨礼谦 学号：2022080054

要求，这培养了我工程实验中严谨细致的科学素养。例如，在掩模版加工阶段，对湿法刻蚀时间的精准把控直接决定了图形的精度，稍有偏差即可能导致严重的侧向钻蚀；而在器件制备阶段，我认识到必须精确控制负性光刻胶的显影时间以形成理想的“倒梯形”结构，这是确保后续金属薄膜沉积后能成功剥离且边缘平整的关键。此外，通过使用半导体参数分析仪对制备的 TFT 进行测试，书本上抽象的转移特性与输出特性曲线变成了眼前真实的实验数据。通过亲自提取迁移率和阈值电压，并观察 LED 的亮灭切换与反相器的电平翻转，我直观地理解了场效应晶体管作为电子开关的核心物理机制，以及 NMOS 逻辑电路的工作原理，这种“所见即所得”的学习方式极大地加深了我对器件物理的理解。

针对课程的教学安排，结合自身的学习体验，我建议对理论课程与实验操作的时间衔接进行优化。目前的课程设置中，理论课往往集中在实验开始前较长的一段时间内完成，导致在进入实验室时部分理论细节已有所遗忘。考虑到微纳制造涉及的光化学反应、真空镀膜等原理较为晦涩且细节繁多，建议适当压缩独立的纯理论课时，将更多核心理论内容的讲解直接移至每次实验操作前的实验预环节进行。让同学们在刚接触完“负胶显影原理”或“磁控溅射机制”等理论后，紧接着就能上手操作对应的设备，这种“即时理论教学”模式能帮助大家趁热打铁地消化晦涩的物理概念，更清晰地理解每一个操作步骤背后的物理意义，从而有效减少操作失误，显著提升实验成功率与学习深度。